Type de contribution : FAQ, ID de la contribution : 37573, Date de la contribution : 26/06/1998
(0)
Évaluer

Phase de connexion et de déconnexion (Rack central et rack décentralisé)

  • Contribution
  • Concerne le/les produits(s)

DESCRIPTION DU PROBLEME:
Des problèmes peuvent se manifester quand plusieurs systèmes avec une alimentation propre (châssis principal et branchement décentralisé du châssis d’extension) sont raccordés à une alimentation principale commune et connectés ou déconnectés en même temps. Dépendant de la charge des différents systèmes, les alimentations de système commute l’alimentation 5V interne à des moments différents. Cela peut affecter le système dans sa totalité et doit être pris en compte lors de la configuration et de la programmation. Les effets lors des phases d’allumage ou extinction sont différents et doivent toujours être observés séparément.

Veuillez trouver ci-après une explication technique et les solutions proposées.

REPONSE:
1. Phase de déconnexion

Il n’y a pas de problème quand le châssis principal est déconnecté en premier (alimentation système de 5V) et ensuite le châssis d’extension. Dans ce cas la CPU hors tension se met à l’état STOP et se met normalement en mode RUN. après le retour de l’alimentation.

Dand le cas où d’abord le rack d’extension et ensuite le châssis principal sont déconnectés, la CPU peut enregistrer et stocker une erreur venant du châssis d’extension décentralisé. Il peut s’agir des erreurs suivantes "Chute de tension dans le rack d’extension’’ (PEU) ou "dépassement de temps" (QVZ). Pour des raisons de sécurité le comportement du système SIMATIC S5 est tel, que la CPU sous tension retrouve son état initial avant la panne de secteur (NAU). Cependant, du fait que la CPU a enregistré une erreur (PEU ou QVZ) juste avant la panne de secteur, elle reste en mode STOP. L’erreur reconnue doit être acquittée par l’opérateur pour des raisons de sécurité en mettant en route l’alimentation du secteur principale ou en redémarrant la CPU.

Solution proposée:

Le signal PEU peut être désactivé des connexions décentralisées (peut être évalué par programme pour la CPU 945). En cas d’erreur la CPU ne se met pas en STOP avec PEU, mais avec QVZ. . Ce dépassement de temps peut être supprimé par programme dans les OB23/24. Ceci, cependant, provoquerait le fait que la CPU ne reconnaisse plus un module débroché ou défectueux par exemple. Pour différencier ici un "vrai QVZ" et un QVZ provoqué par une panne de secteur, nous proposons la solution suivante :

  1. Appel d’un FB dans les OB23/24
  2. Programmation d’une boucle d’attente dans ce FB. Le temps d’attente nécessaire dépend de la CPU (100 à 500 ms).
  3. Programmation de l’effet d’un "vrai QVZ" (par exemple STOP)

 

 

L

KT

10.0

boucle d’attente 100 ms

 

SI

T1

   

MARKE

U

T1

 

boucle d’attente

 

SPB

=MARKE

   
 

STP

   

réaction au "vrai QVZ" par exemple . STOP

 

BE

     

 

Indications :

  • boucle d’attente -> différence de temps entre les différents systèmes à la mise sous tension
  • si nécessaire, réarmemennt de la boucle d’attente
  • réinitialisation des sorties pour des applications avec une boucle d’attente critique

DESCRIPTIF de programme:

Quand un QVZ (causé par coupure de secteur ou un "vrai QVZ") est détecté, la CPU se branche dans les OB23/24 et la boucle d’attente est traitée. S’il s’agit d’une coupure de secteur, la CPU passe en STOP pendant l’exécution de la boucle d’attente (déroulement normal du programme). Il n’y a plus d’enregistrement d’erreurs survenues après le QVZ. Lors de la mise sous tension, la CPU passe en mode RUN.

S’il s’agit d’un "vrai QVZ" le traitement de la prochaine opération/séquence STEP5 se fait après déroulement de la boucled’attente. Ici l’utilisateur peut programmer la réaction à un "vrai QVZ" (par exemple l’état STOP).

2. Phase de démarrage

En mettant sous tension, la CPU enregistre la configuration totale des E/S et la stocke dans une piste de contrôle. Dans le programme cyclique, seul les E/S sont lues et écrites pour mettre à jour l’image process, qui est stockée dans la piste de contrôle. Il n’y a pas de problème si l’on met sous tension d’abord le châssis d’extension et puis le châssis principal.

Solution proposée:

Concernant les CPU de l’API 115U (version B), il y a la possibilité de’’la mise sous tension différée programmable". Dans ce cas, les E/S sont lues seulement après l’écoulement de la mise sous tension différée,. Un retard dans les OB21/22 serait sans effet, car à ce moment là, la piste de contrôle a déjà été lue.

Avec les propositions ci-dessus, les problèmes peuvent être résolus sans coûts aditionnels de hardware. S’il y a fonctionnement sans erreurs, la CPU se met en mode RUN, lors de la mise sous tension

Détails de l'erreur
Description détaillée de l'erreur
Aidez-nous à améliorer notre support en ligne.
La page demandée ne peut pas être affichée. Veuillez contacter le gestionnaire du site.
Contacter le gestionnaire du site