08.03.2022 11:25 | |
Beigetreten: 01.02.2021 Letzter Bes: 16.10.2024 Beiträge: 1433 Bewertung: (146)
|
Für die maximale Anzahl an PID-Regler Technologieobjekten in der S7-1200 / S7-1500 gibt es theoretische Grenzen die sich aus dem Lade-, Arbeits- und Remanezspeicher berechnen. Allerdings sollte der Einfluss auf die CPU-Auslastung beachtet werden. In der Praxis ist diese oft der begrenzende Faktor. Im STEP7 Handbuch oder in der TIA Portal Hilfe findet man Angaben zu Speicherplatzbedarf und Bearbeitungszeiten der PID Technologieobjekte für verschiedene SPS-Typen:
Wenn Eine SPS nicht aufgeführt ist, sollten zur Sicherheit die Werte der nächstkleineren SPS verwendet werden. Anhand der angegebenen Werte lässt sich der Einfluss der PID-Regler Technologieobjekte auf den SPS-Zyklus abschätzen. Der vorhandene Arbeits- und Remanenzspeicher kann dem Datenblatt der CPU entnommen werden. Der Ladespeicher der S7-1500 ist von der verwendeten SIMATIC Memory Card (SMC) abhängig. Für die S7-1200 wird entweder mit dem internen Ladespeicher oder, falls vorhanden, ebenfalls mit der Größe der gesteckten SMC gerechnet. Die PID Regler müssen in einem Weckalarm OB aufgerufen werden. Dabei ist die Länge des durch den Weckalarm vorgegebene Regler Takts vom jeweiligen Prozess abhängig. Aus dem Verhältnis von Bearbeitungszeit zu Regler Takt kann die Zyklusbelastung in Prozent abgeleitet werden. Beispiel Für 20 Regler vom Typ PID_Compact auf einer S7-1511 mit einer 12MB SMC im Regeltakt von 100ms ergeben sich folgende Werte:
Oder für den PID_Temp:
Hinweis Eure Fachberatung Deutschland (JS) |
Folgen Sie uns auf